アナログ エレクトロニクスを支える基盤技術
 

【VLSI】Intelが22nm世代のスイッチト・キャパシタ型オンチップ電源回路を発表

チップ面積の増加はわずか3.6%、応答速度は5ns以下

高宮 真=東京大学
2013/06/14 10:48
印刷用ページ
開発したチップ
開発したチップ
[クリックすると拡大した画像が開きます]
オンチップ・キャパシタの構造
オンチップ・キャパシタの構造
[クリックすると拡大した画像が開きます]
効率の特性
効率の特性
[クリックすると拡大した画像が開きます]

 米Intel社は、トライゲート・トランジスタ(FinFET)技術を用いた22nm世代のオンチップ電源回路を開発し、「2013 Symposium on VLSI Circuits」(2013年6月12~14日、京都市)で発表した(講演番号:C13-5)。講演タイトルは「A 0.45-1V Fully Integrated Reconfigurable Switched Capacitor Step-Down DC-DC Converter with High Density MIM Capacitor in 22nm Tri-Gate CMOS」である。

 SoCの低電力化に向けては、マルチVddやDVS(dynamic voltage scaling)のように、電源電圧を多数化させたり、動作状態に応じて電源電圧を俊敏に変化させたりする手法が求められる。これを実現するためには、オンチップ電源回路が欠かせない。その実現方法としては、リニア・レギュレータとスイッチング・レギュレータ、スイッチト・キャパシタ電源の三つが提案されているが、いずれも一長一短があって最適解は見つかっていない。

 Intel社が今回発表したのは、スイッチト・キャパシタ型のオンチップ電源回路である。14Kバイトのレジスタ・ファイル回路上に、M8(第8メタル配線層)とM9(第9メタル配線層)の間に形成したMIMキャパシタを配置した。電源回路をチップ上に集積することによるチップ面積の増分は3.6%で、これまで報告された中で最小という。

 1.225Vの入力電圧に対して、スイッチト・キャパシタ電源の降圧比を1、4/5、2/3、1/2の四通りに変化させることで、0.45~1.05Vという広い出力電圧範囲を実現した。効率の最高値は1.1V出力(13mW)における84%、最低値は0.45V出力における63%である。

 出力電圧のリップルを低減するために、8相のインタリーブ動作を行っている。1.05V出力におけるリップルはpeak-to-peakで43mV。制御回路は、同期式のコンパレータを用いたオール・デジタル回路である。外部から入力した2GHzのクロック信号を分周して、250MHzの8相クロックでスイッチト・キャパシタ電源動作させている。このため応答速度が5ns以下と非常に高速である点が特徴だ。

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング