半導体製造 プロセス技術や工場の動向を知るための
 

【VLSI】Samsung、7nm世代までの立体トランジスタ技術の指針示す

大下 淳一=日経BP半導体リサーチ
2013/06/13 09:00
印刷用ページ
五つの構造を検証
五つの構造を検証
[クリックすると拡大した画像が開きます]
horizontal sigma型は強いひずみを加えられる
horizontal sigma型は強いひずみを加えられる
[クリックすると拡大した画像が開きます]
7nm世代までの技術シナリオ
7nm世代までの技術シナリオ
[クリックすると拡大した画像が開きます]

 韓国Samsung Electronics社は、FinFET(立体トランジスタ)を用いる14nm世代以降の論理LSI向けプロセス技術について、「2013 Symposium on VLSI Technology」(2013年6月11~13日、京都市)で講演した(講演番号:T7-2)。チャネルのキャリア移動度を高めるために使うひずみ技術を、FinFETに対してどのように適用すれば電流駆動力やプロセス均一性、デバイス信頼性が高まるかを検証した。

 28/20nm世代までの平面(プレーナ)構造のトランジスタでは、SiGeソース・ドレインを用いたひずみ技術がpMOSに対して使われている。ところが、この技術をSi基板の面方位やSiGeソース・ドレインの形状を変えずにそのままFinFETに適用しようとするといくつかの問題が生じるという。例えば、SiGeソース・ドレインの側壁が界面準位の多い(110)面になるため、NBTI(negative bias temperature instability)特性が悪化してしまう。

 こうした問題を克服するために今回、Si基板やチャネルの面方位を変えた5種類のSiGeソース・ドレインについて、FinFETの電流駆動力やプロセス均一性、デバイス信頼性の優劣を比較した。その結果、プレーナ・トランジスタで標準的に使われているconventional sigma(cΣ)型のSiGeソース・ドレインの面方位を90度回転させたhorizontal sigma(hΣ)型が最も好ましいことが分かった。

 hΣ型では、チャネルに強いひずみが加わるため、conventional U Shape(U型)と呼ばれる従来構造に比べて垂直方向のひずみを25%、水平方向のひずみを40%高められるという。加えて、SiGeソース・ドレインの側壁が(100)面となるためNBTI特性が改善する。SiGeソース・ドレインの先端部(tip)は(111)面で囲まれるため、ウェット・エッチングがこの面で自然に止まり、プロセス均一性も高めやすい。

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

【9月15日(火)開催】触るインタフェース(応用編)
~ウエアラブルと身体性から読み解く次世代インタフェース~


ウエアラブルデバイスで触覚情報を利用するための基礎と最新技術や、全身触覚と身体性に着目した新しい触覚インタフェースの新潮流について解説する。この分野に精通する3人の講師が、様々な研究開発例とその実装方法を紹介する。詳細は、こちら
会場:BIZ新宿 (東京・西新宿)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング