デバイス 半導体や電子部品を使い倒す
 

【VLSI】CEA-Letiなど、Wide I/O DRAMとモバイルSoCの3次元積層結果について報告

木村 雅秀=日経BP半導体リサーチ
2013/06/12 23:27
印刷用ページ

 仏CEA-Leti、スイスST-Ericsson社、伊仏STMicrolectronics社の共同チームは、TSV(Si貫通ビア)技術を用いてWide I/O DRAMとモバイルSoCを3次元積層した結果について、「2013 Symposia on VLSI Technology and Circuits」(2013年6月11~14日、京都市)で発表した(講演番号C3-4)。講演タイトルは「A 0.9 pJ/bit, 12.8 GByte/s WideIO Memory Interface in a 3D-IC NoC-based MPSoC」。

(CEA-Leti、ST-Ericsson社、STMicrolectronics社の資料)
[画像のクリックで拡大表示]

 今回用いたWide I/O DRAMはJEDEC規格「Wide I/O SDR(single data rate)」に準拠している。Wide I/O SDRは128ビット幅のチャネルを四つ、計512ビット幅のデータ・バスを持ち、それぞれのバスが200MHzで動作するため、全体で12.8Gバイト/秒のデータ転送速度を実現できる。

 今回用いたSoCは、IPコア間をNoC(network on chip)技術でつないだ「MPSoC(Multi-Processor System-on-Chip)」と呼ぶもので、HD映像やゲーム、AR(augmented reality)などを扱うモバイル・プロセサを想定している。このSoC上にTSVとインタフェース回路を形成し、Wide I/O DRAMをフェースバックで3次元積層した。SoCはSTMicroelectronics社の65nm世代低電力プロセスで製造しており、チップ寸法は8.5mm角である。

 SoC側に形成したTSVの直径は10μm、深さ(SoCチップの厚さ)は80μm、SoCとWide I/O DRAMをつなぐマイクロバンプ(Cuピラー)の直径は20μm、ピッチは40μm×50μmである。Cuピラーの本数は1016本。パッケージ寸法は12mm角。

 SoCに搭載したBIST(built-in self test)回路によって、Wide I/O DRAMの動作テストを実施している。テスト結果を示すShmooプロットでは、Wide I/O DRAMは最低電圧で208MHz、通常電圧で220MHzの動作周波数を達成できた。

(CEA-Leti、ST-Ericsson社、STMicrolectronics社の資料)
[画像のクリックで拡大表示]

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

【9月15日(火)開催】触るインタフェース(応用編)
~ウエアラブルと身体性から読み解く次世代インタフェース~


ウエアラブルデバイスで触覚情報を利用するための基礎と最新技術や、全身触覚と身体性に着目した新しい触覚インタフェースの新潮流について解説する。この分野に精通する3人の講師が、様々な研究開発例とその実装方法を紹介する。詳細は、こちら
会場:BIZ新宿 (東京・西新宿)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング