「“TSV（Si貫通ビア）を用いたWide I/O DRAMは死んだ”という声が出ている。現状では（後継規格である）Wide I/O 2に期待が寄せられているが、このままではWide I/O 2の立ち上がりも不透明だ」。野村證券 エクイティ・リサーチ部 エレクトロニクス・チーム マネージング・ディレクターの和田木哲哉氏は、「SEMI Forum Japan（SFJ）2013」（2013年5月21～22日、大阪国際会議場）の講演でこのように述べた。
TSVは従来のワイヤ・ボンディングに比べて微細かつ短距離のCu配線（ビア）を用いて積層チップ間を3次元接続する技術。既にCMOSイメージ・センサやFPGAなどに利用されているが、今後TSVを一気に普及させる用途として、出荷数量の多いモバイル機器向けWide I/O DRAMに期待が集まっていた。
Wide I/O DRAMはTSVによってI/O端子のバス幅を512ビットに拡大することで、アプリケーション・プロセサ－DRAM間のデータ伝送を高速・低消費電力化する技術。スマートフォンではDRAM部分の消費電力が全体の約1/3を占めており、ここにWide I/O DRAMを利用することでDRAM部分の消費電力を1/2以下にできると考えられていた。
しかし、Wide I/O DRAMは現状ではコストが非常に高いという課題がある。加えて、「スマートフォンでは他の低消費電力化技術によってWide I/O DRAM相当の節電に成功してしまった」（和田木氏）という。これによって、Wide I/O DRAMの採用は一部の特殊用途を除いて事実上見送られ、従来技術の延長線上にあるLPDDR3 DRAMを採用する動きが広がっている。
当初、スマホ・メーカーやモバイルSoCメーカーが2014年ころにWide I/O DRAMを採用するとの見方があり、装置・材料各社がこれに合わせてTSV向けの技術を準備していた。ところが、コストなどの問題から「2012年冬にWide I/O DRAMの採用を見送る動きが明確になった」（和田木氏）という。現在は2015～2016年ころの採用が見込まれるWide I/O 2に期待が寄せられているが、ここでもコストが大きな壁になりそうだ。
TSVコストはPoPの2.4倍
