• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計DAC 2013 > Cadenceが静的タイミング解析ツールを新規開発、「競合品より最大10倍速い」

DAC 2013

Cadenceが静的タイミング解析ツールを新規開発、「競合品より最大10倍速い」

  • 小島 郁太郎=Tech-On!編集
  • 2013/05/21 19:36
  • 1/1ページ
米Cadence Design Systems社は、STA(static timing analysis)ツールを新規開発して、「Tempus Timing Signoff Solution」という製品名で発売した。現行のSTAツールである「Encounter Timing System」の後継品に位置づけられる。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓