2013年6月2～6日開催のEDA業界最大のイベント「50th Design Automation Conference（DAC 2013）」についてレポートします。
連載
DAC 2013
50th Design Automation Conference（DAC 2013）、2013年6月2～6日に米国Texas州Austinにて開催
目次
-
「大規模チップのサインオフ検証、まとめて面倒みます」、Invarianが語る
サインオフ検証をパスすれば、設計は完了。かなり以前はサインオフ検証と言えば、タイミングの最終チェックだった。プロセスが微細化するにつれ、サインオフ検証の項目が増えてきている。サインオフ検証Aが無事に完了したのに、サインオフ検証Bがダメだった。すべてのサインオフ検証はいったいいつ終わるのか・・・・。
-
マスク・レイアウトのDRCルール作成効率化にフォーカス、Sage Design Automationに聞く
最盛期の賑わいは取り戻してはいないものの、50th Design Automation Conference（DAC 2013）の展示会にはさまざまなEDAツールが並んだ。中には、ユニークで非常に狭い領域にフォーカスしたツールがある。そのようなツールの1つ「iDRM」を開発・提供する米Sage De…
-
業界平均の3倍の速度で成長中、フォーマル検証のJasperが語る
フォーマル検証ツールの老舗ベンダーの1社である米Jasper Design Automation社に、50th Design Automation Conference（DAC 2013）の展示会場で話を聞いた。同社の創業は1999年（2003年に現社名に改称）だが、最近、業績が急速に良くなってきた…
-
頑張れ日本！、DAC 2013 「Work-in-Progress」セッション編
「50th Design Automation Conference（DAC 2013）」（6月2日～6日に米テキサス州Austinで開催）では、「Work in Progress（WIP）」と呼ぶポスター・セッションが6月5日の18:00pmから行われた。全部で80件の発表があり、そのうち3件は日…
-
リコーがVayavya Labsのデバイス・ドライバ生成ツールを採用
インドVayavya Labs社は、リコーがVayavyaのデバイス・ドライバ自動生成ツール「DDGen」を利用するためのライセンスを取得したと発表した。Vayavya社は50th Design Automation Conference（DAC 2013）の展示会（米テキサス州Austinで201…
-
ルネサスがビデオ・コーデックIPコアの開発で形式検証を活用、SystemCとRTLの等価検証期間が1/65に
ルネサス エレクトロニクスは、IPコアの開発におけるフォーマル・ベリファイア（形式検証ツール）の適用に関して、「50th Design Automation Conference（DAC 2013）」（米国テキサス州Austinで2013年6月2日～6日に開催）の展示会で講演した。この講演は、適用し…
-
民生でもミッション・クリティカル技術が必要に、フランスの航空宇宙・軍用電機大手のThalesが講演
50th Design Automation Conference（DAC 2013）で初登場したセッション「SKY（Short KeYnotes） Talk」には興味深い講演が多かった。6月4日、5日に続き、6日の講演も聴講した。
-
先端IC開発にまつわる決断のポイントで4社が講演、それでも最後の気合いと根性は重要
ここ数年、Design Automation Conference（DAC）では、IC設計のプロジェクト・マネージャをターゲットにしたセッション「Management Day」が開催されている。このセッションでは、プロジェクト・マネージャとして考えておくべきことや、判断のポイントなどに関して議論を行…
-
今のIC設計方法は複雑すぎ、RTLから数日でSoCの設計は完了できるハズ
50th Design Automation Conference（DAC 2013）で初登場のセッション「SKY（Short KeYnotes） Talk」は全部で6件あった。2013年6月4日の講演が興味深かったので、6月5日の講演も聴講した。
-
ARM、2個のCortex-A15で構成したハードマクロの提供を開始、TSMCの28nm HPM向け
英ARM社は2013年5月28日（現地時間）に、同社のプロセサ・コア「Cortex-A15」を2個使ったハードマクロの提供を始めると発表した。台湾TSMCの28nm HPMプロセスで作るSoCに向ける。
-
Mooreの法則の終末時に、チップ開発エンジニアに求められるもの
米テキサス州Austinで開催中の50th Design Automation Conference（DAC 2013）では、今回からの新たな試みとして「SKY（Short KeY notes）Talk」と呼ばれる、30分間の短い基調講演が設けられた。全部で6件あり、そのうちの1件「What a c…
-
頑張れ日本！、DAC 2013展示会場編
米国テキサス州Austinで開催中の50th Design Automation Conference（DAC 2013）。展示会は学会より１日早く6月5日に閉幕した。今年の展示会には175社／機関がブースを構えた。そのうち25社／機関が初出展である。
-
「スマホもSoCも、進化は止まらない」、SamsungのSoC事業トップが基調講演
韓国Samsung Electronics社のSystemLSI事業部門のPresidentであるNamsung Woo氏が、米国テキサス州Austinで開催中の50th Design Automation Conference（DAC 2013）において6月4日に基調講演を行った。タイトルは「Ne…
-
ARM、コヒーレンシを担保した新インタコネクト「AMBA 5 CHI」を発表、4社が検証IPを提供へ
英ARM社は、新たなオンチップ・インタコネクト仕様「AMBA 5 CHI」を、米国テキサス州Austinで開催中の50th Design Automation Conference（DAC 2013）で発表した。CHIはCoherent Hub Interfaceの略で、コヒーレンシを担保したインタ…
-
ファブレスもきっちり物理設計、Qualcommが20nmの成果と16nmの課題を発表
ファブレスの半導体メーカーというと、アーキテクチャやロジックなど上流設計に専念しているかのように思われることが少なくない。確かにそういうファブレスは存在する。一方で、IDM（integrated device manufacturer）と変わらないくらい、物理設計にも本腰で取り組んでいるファブレスの…
-
「2027年には、50億ゲートで5WのSoCが5000万米ドルの設計コストで実現」、Gary Smith氏が語る
50th Design Automation Conference（2013 DAC）が米国テキサス州Austinで2013年6月2日に開幕した。ここのところDACはずっと米国西海岸で行われてきたが、今回は50回目ということで、開催場所をAustinに移した。最近、大手半導体メーカーの設計拠点は地価…
-
NECが24時間装着型心電計向けに、低電力かつ高精度測定を狙う手法を提案
米国テキサス州Austinで開催中（2013年6月7日まで）の50th Design Automation Conference（2013 DAC）の初日には、恒例のDACワークショップが複数行われた。今回のDACでは、50回を機にいくつか新しい試みが始まったが、DACワークショップにも新顔があった…
-
「先端プロセスではアナログICも規則的レイアウト」、ジーダットが新たなアナログIC用EDA
ジーダットは、アナログ/ミックス・シグナルIC設計用のEDAツール2製品を開発した。両方の新製品を、2013年6月3日～5日に米テキサス州Austinで開催の「50th Design Automation Conference（DAC 2013）」に出品し、デモンストレーションを行う。
-
Cadenceが静的タイミング解析ツールを新規開発、「競合品より最大10倍速い」
米Cadence Design Systems社は、STA（static timing analysis）ツールを新規開発して、「Tempus Timing Signoff Solution」という製品名で発売した。現行のSTAツールである「Encounter Timing System」の後継品に…
-
Forteの高位合成ツールの第5世代品、チップ面積が平均9％縮小、消費電力は最大60％削減
米Forte Design Systems社は、SystemC入力の高位合成ツールの第5世代品として「Cynthesizer 5」を開発した。今回の更改のポイントは3つ、高位合成コア（本体）のアルゴリズムの刷新、低消費電力化機能の拡充、System開発・デバグ用IDE機能の新規追加である。