半導体デバイス・プロセス技術に関する国際会議「2013 Symposium on VLSI Technology」が2013年6月10～13日にリーガロイヤルホテル京都（京都市）で開催される（関連記事）。同学会の論文委員がプレス発表向けに選んだ注目論文は、以下の9件である。米Intel社の混載DRAM技術やpMOSの高性能化技術、有機光電膜（OPF）を用いたCMOSセンサ、新型メモリ技術などが選ばれた。いずれも論文の評価ランキングにおいて上位15％以内に入っているという。
（1）Intel社はFinFET（トライゲート・トランジスタ）を用いた22nm世代の混載DRAM SoC技術について講演する（講演番号：T2-1）。同社は2012年のSymposium on VLSI Technologyにおいて22nm世代のFinFET技術を発表し、大きな注目を集めた（関連記事）。今回は低リークのFinFETを混載DRAMのセル・トランジスタとして利用し、同時に高性能トランジスタも同一チップ上に形成している。混載DRAMには高アスペクト比のMIM（metal insulator metal）キャパシタを用いたCOB（capacitor over bitline）構造を用いた。セル寸法は0.029μm2。95℃の高温環境下で100μs以上のデータ保持時間を実現した。
（2）米IBM社と米GLOBALFOUNDRIES社は、SiGe on Insulator基板を用いたp型FinFET技術について報告する（T2-2）。一般にSiチャネルのpMOSはnMOSに比べて性能が劣るため、高移動度のSiGeチャネルを採用することで高性能化する技術が検討されている。今回はそこにFinFET技術を組み合わせた。さらにFin幅を18～10nmと細くし、ゲート長も18nmまで微細化した。ソース/ドレイン領域はイオン注入ではなく、エピタキシャル成長時にドーピングを行う技術によって形成している。1V動作時にオン電流が1.1mA/μm、オフ電流が100nA/μmという性能を達成しており、「SiGeチャネルFinFETとしては完成度が高い」（論文委員）とする。
（3）ベルギーIMECとGLOBALFOUNDRIES社は、ひずみGeチャネルを用いたpMOSFETについて発表する（T2-3）。（2）と同様にpMOSの移動度を高める試みの一つだが、こちらの方がより移動度の高いチャネル材料を用いている。その分、「デバイスとしての完成度は（2）ほどは高くない」（論文委員）という。STIで囲まれた領域にSiGeバッファ層とGeチャネル層を形成しており、SiGeバッファ層によってGeチャネルに圧縮ひずみを与えている。
（4）パナソニックは有機光電膜（OPF）を用いたCMOSイメージ・センサ技術を提案する（T2-4）。OPFは従来のSiフォトダイオードに比べて、より多くの光電子を溜め込むことができるため、画像の飽和レベル（ダイナミックレンジ）を従来のSiに比べて＋12dB改善できるという。また、OPFを用いることによって受光部の構造を薄くできるため、センサ全体を低背化できるほか、隣接ピクセル間のクロストークも抑制できる。
（5）伊仏STMicroelectronics社と仏CEA-LETIは、28nm世代のFDSOI技術で構成した6トランジスタSRAMセルについて講演する（JJ2-3）。低電圧動作時に高速の読み出しが可能とする。具体的には、同世代のバルクCMOS版SRAMに比べて読み出し電流を1V動作時に50％、0.6V動作時に200％それぞれ改善した。セル面積0.120μm2の高密度版、同0.152μm2の高電流版、同0.197μm2の低電圧版の3種類を用意している。
