• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスISSCC 2013 > 【ISSCC】TSMCが世界最小のセル面積を持つ20nm世代の112MビットSRAMを発表

ISSCC 2013

【ISSCC】TSMCが世界最小のセル面積を持つ20nm世代の112MビットSRAMを発表

  • 木村 雅秀=日経エレクトロニクス
  • 2013/02/23 01:36
  • 1/1ページ
 台湾TSMC(Taiwan Semiconductor Manufacturing Co., Ltd.)は20nm世代のプレーナ型high-k/メタル・ゲート技術で製造した112MビットSRAMについて「ISSCC 2013」で発表した(講演番号18.1)。セル面積は現時点で世界最小となる0.081μm2を達成している。
【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ