• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスISSCC 2013 > 【ISSCC】東芝、スマホ向けSoC用混載SRAMの低電力化技術を開発、動作時27%・待機時85%の電力削減

ISSCC 2013

【ISSCC】東芝、スマホ向けSoC用混載SRAMの低電力化技術を開発、動作時27%・待機時85%の電力削減

  • 小島 郁太郎=Tech-On!編集
  • 2013/02/22 11:59
  • 1/1ページ
東芝は、スマートフォンなどの携帯機器向けSoCに混載されるSRAMを低消費電力化する回路技術を開発したと発表した。今回、動作時電力と待機時電力をそれぞれ低減する回路技術を開発し、前者を27%、後者を85%削減できることを確認した。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓