EDA・ソフトウエア 強いLSIやボードを設計するための
 

【ISSCC】NECと東北大が狙う「待機電力ゼロSoC」が1歩前進、自動設計フローが整い大規模開発が容易に

小島 郁太郎=Tech-On!編集
2013/02/19 17:48
印刷用ページ

 東北大学とNECは、「スピントロニクス技術を用いたロジックインメモリIC」の設計環境を整備したと発表した(ニュース・リリース)。同ICを設計するための基本的な回路のライブラリなどを開発して、CMOS SoC向けと同じ「RTL→GDS-IIの自動設計フロー」を整えた。

図1●MTJ素子 東北大学とNECのデータ。
[画像のクリックで拡大表示]

 今回のICは、電子が持つ性質であるマイナス電荷や微細な磁石であるスピンを利用した"スピントロニクス論理IC"の1つである。東北大学が従来から開発を進めている、磁性体に対して垂直な磁化をもつ垂直磁化MTJ素子を利用している。MTJ素子は、内部状態を不揮発に保持できる(図1)。

図2●NV-LIM構成の例 東北大学とNECのデータ。
[画像のクリックで拡大表示]

 このMTJ素子とMOS回路を一体にした「NV-LIM(nonvolatile logic-in- memory)」構成を採ることで、コンパクトなメモリ一体型の低電力論理ICを実現可能である(図2)。これまでに東北大学とNECは、NV-LIM構成で汎用的な検索回路(TCAM)や、FPGA用のLUT(look up table)、加算器などを設計・試作して、MTJ素子やNV-LIM構成を評価してきた(例えば、Tech-On!関連記事)。しかし、基本的に手設計だったために、小規模で繰り返し性の高い回路でも、レイアウト設計だけで、3~4人月の工数が必要だった。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

【9月15日(火)開催】触るインタフェース(応用編)
~ウエアラブルと身体性から読み解く次世代インタフェース~


ウエアラブルデバイスで触覚情報を利用するための基礎と最新技術や、全身触覚と身体性に着目した新しい触覚インタフェースの新潮流について解説する。この分野に精通する3人の講師が、様々な研究開発例とその実装方法を紹介する。詳細は、こちら
会場:BIZ新宿 (東京・西新宿)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング