• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計ISSCC 2013 > 【ISSCC】神戸大学とASET、TSVで3次元積層したロジック-メモリ間の信号品質をオンチップで観測

ISSCC 2013

【ISSCC】神戸大学とASET、TSVで3次元積層したロジック-メモリ間の信号品質をオンチップで観測

  • 木村 雅秀=日経エレクトロニクス
  • 2013/02/18 09:00
  • 1/1ページ
 神戸大学と超先端電子技術開発機構(ASET)は、TSV(Si貫通ビア)を用いて3次元積層したロジック-メモリ間の信号品質や、電源電圧のバラつきをオンチップで観測・診断できる技術を共同開発した[講演番号24.8]。診断回路を搭載したSiインターポーザ(アクティブ・インターポーザ)をロジック-メモリ間に挿入することで実現した。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓