• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計ISSCC 2013 > 【ISSCC】神戸大学とASET、TSVで3次元積層したロジック-メモリ間の信号品質をオンチップで観測

ISSCC 2013

【ISSCC】神戸大学とASET、TSVで3次元積層したロジック-メモリ間の信号品質をオンチップで観測

  • 木村 雅秀=日経エレクトロニクス
  • 2013/02/18 09:00
  • 1/1ページ
 神戸大学と超先端電子技術開発機構(ASET)は、TSV(Si貫通ビア)を用いて3次元積層したロジック-メモリ間の信号品質や、電源電圧のバラつきをオンチップで観測・診断できる技術を共同開発した[講演番号24.8]。診断回路を搭載したSiインターポーザ(アクティブ・インターポーザ)をロジック-メモリ間に挿入することで実現した。
【技術者塾】(5/26開催)
シミュレーション要らずの熱設計・熱対策

~熱を電気回路に見立てて解析、演習で応用力アップ~


本講演を受講すると、シミュレーションに頼らない実践的な熱対策・熱設計ができるようになります。演習を通して実際に熱を解析し、熱設計への理解を深められます。現場で応用できる熱解析ツールを自分で作成できるようになります。 詳細は、こちら
日程 : 2016年5月26日
会場 : 化学会館 7F(東京・御茶ノ水)
主催 : 日経エレクトロニクス

おすすめ