• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計ISSCC 2013 > 【ISSCC】神戸大学とASET、TSVで3次元積層したロジック-メモリ間の信号品質をオンチップで観測

ISSCC 2013

【ISSCC】神戸大学とASET、TSVで3次元積層したロジック-メモリ間の信号品質をオンチップで観測

  • 木村 雅秀=日経エレクトロニクス
  • 2013/02/18 09:00
  • 1/1ページ
 神戸大学と超先端電子技術開発機構(ASET)は、TSV(Si貫通ビア)を用いて3次元積層したロジック-メモリ間の信号品質や、電源電圧のバラつきをオンチップで観測・診断できる技術を共同開発した[講演番号24.8]。診断回路を搭載したSiインターポーザ(アクティブ・インターポーザ)をロジック-メモリ間に挿入することで実現した。
【技術者塾】(10/24開催)
不具合の未然防止に役立つ 組み込みソフトのモデリング

ソフトウエア技術者の設計力向上の勘所


ソフトウエア設計図(モデル)の具体例を紹介しながら基礎を解説します。「静的構造図」や「動的構造図」などを演習を通して作成。ソフトウエア技術者の設計力を高め、もっと速く楽に開発することを目指します。 詳細は、こちら
日程 : 2016年10月24日
会場 : Learning Square新橋
主催 : 日経エレクトロニクス

おすすめ