各社が量産化を表明したhigh-k/メタル・ゲート，より複雑な現象の理解が進む
「2010 Symposium on VLSI Technology」（2010年6月15～17日，米国ハワイ州ホノルルで開催）のSession 17「Advanced CMOS III」では，次世代トランジスタに必須の技術であるhigh-k/メタル…（記事を読む、06/19 14:17）
SSDの書き込み速度を4.2Gビット/秒へ高める電源技術，東大などが開発
SSD（solid state drive）のデータ書き込み速度を，従来比で60％増の4.2Gビット/秒へ高められる電源技術を，東京大学 大学院工学系研究科 電気系工学専攻 准教授の竹内健氏のグループと東芝が共同で開発した。並列に動作するNANDフ…（記事を読む、06/19 12:30）
GeやIII-V族，高性能MOSFETの動作実証が相次ぐ
「2010 Symposium on VLSI Technology」（2010年6月15～17日，米国ハワイ州ホノルルで開催）の会期3日日の午後には，非SiチャネルMOSFETに関する研究成果が集中的に発表された。Ge，III-V族半導体，そして…（記事を読む、06/18 21:54）
ルネサス，バラつきの克服に向けた新たなSRAM回路技術を開発，40nm世代で2.98Mビット/mm2を実現
ルネサス エレクトロニクスは，微細化に伴って増大するCMOS素子の特性バラつきを克服し，速度性能を維持したまま，適切な動作マージンを，より小面積で実現する新たなSRAM回路技術を開発した。（記事を読む、06/18 20:15）
東芝などが「3次元FPGA」を開発，SRAMをTFT技術で論理回路の上に積んでチップ面積を半減
東芝は，コバレントマテリアル，米Tier Logic Inc.，tei Technologyと共同で， CMOS論理回路の上にアモルファスSi TFT技術によるSRAMを3次元積層することで実現した，いわゆる「3次元FPGA」を半導体製造技術関連の国…（記事を読む、06/18 19:09）
ばらつき，SRAM，アナログ・モデル・・・，今後10年間のVLSI技術開発の方向性に関して議論
「2010 Symposium on VLSI Technology」と「2010 Symposium on VLSI Circuits」の合同で企画されたジョイント・ランプ・セッションでは，「The Next Decade of VLSI Tec…（記事を読む、06/18 14:59）
ルネサス，RTN起因のSRAMの誤動作を観測およびシミュレーションする手法を開発
ルネサス エレクトロニクスは，ランダム・テレグラフ・ノイズ（RTN：random telegraph noise）が原因で生じるSRAMの誤動作を，観測および実用的な時間内でシミュレーションする手法を開発した。これにより，22nm世代以降といった先…（記事を読む、06/18 07:00）
異種材料の集積化技術，集中セッションに熱い注目
「2010 Symposium on VLSI Technology」（2010年6月15～17日，米国ハワイ州ホノルルで開催）では，焦眉のテーマを集中的に議論する「Focus Session」が二つ設けられた。その一つが，Session 14「H…（記事を読む、06/17 21:47）
IBM，直径3nmのSiナノワイヤFETを用いた25段のリング・オシレータの動作を確認，10nm未満の世代を視野
米IBM T.J. Watson Research Centerは，直径が最小3nmのSiナノワイヤFETを利用した25段のCMOSリング・オシレータを試作し，実際に動作することを確認したと，半導体製造技術関連の国際会議「2010 Symposium…（記事を読む、06/17 20:21）
