• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計IEDM 2012 > 【2012年のIEDMを振り返る】モバイル端末向けSoC技術の新星、FDSOIトランジスタに注目集まる

IEDM 2012

【2012年のIEDMを振り返る】モバイル端末向けSoC技術の新星、FDSOIトランジスタに注目集まる

  • 大下 淳一=日経エレクトロニクス
  • 2013/01/17 10:00
  • 1/2ページ

 2012年12月の「International Electron Devices Meeting(IEDM) 2012」(米国サンフランシスコ)では、スマートフォンやタブレット端末の心臓部を担うSoC(system on a chip)技術の発表に熱い注目が集まった。目下、論理LSIメーカー各社の主戦場となっている技術領域だ。

 参加者の多くが目当てにしていたのは、22nm世代のFinFET(トライゲート・トランジスタ)を用いたモバイル端末向けSoC(system on a chip)技術に関する米Intel社の発表。パソコン向けマイクロプロセサで長く覇権を握ってきた同社も、モバイル端末用プロセサでは米Qualcomm社などを相手に大苦戦を強いられている。Intel社が反転攻勢を期する技術の詳細を知ろうと、講演会場には多くの技術者が詰めかけた。だがSoC分野の最大のトピックとなったのは、Intel社のFinFET技術の発表ではなく、同技術ときっ抗するポテンシャルを秘めた新たなトランジスタ技術が実用段階を迎えたことだった――。

Intel社がSoC向けFinFET技術を披露

タイトル
図1●Intel社が開発したSoC向けFinFET
タイトル
図2●Intel社が開発したSRAMの動作周波数
 今回Intel社が披露したのは、パソコン用マイクロプロセサ向けに2012年前半から量産中の22nm世代のFinFET技術を、モバイル端末用SoCに最適化した成果だ(講演番号3.1)(図1、図2)。SoCを構成する高速ロジック/低電力ロジック/高電圧回路向けにそれぞれ特性を合わせこんだ複数種類のFinFETを、同一チップ上に集積できるようにした。FinFETの採用とゲート・スタック構造の最適化により、高い動作速度と低いリーク電流を両立したことが売りである。例えば、低電力ロジック向けFinFET技術を用いて作製した380MビットSRAMは、電源電圧1Vでの最大動作周波数が2.6GHz。メモリ・セル当たりの待機時リーク電流は、32nm世代の低電力ロジック向けバルクCMOSトランジスタ技術の1/5に当たる10pAに抑えた。

 このようにFinFETはSoCの高速化や低電力化をもたらす技術だが、「量産できるのはIntel社だからこそ」との指摘は少なくない。トランジスタが立体化するため、製造技術の難度が高まることに加え、設計技術にも大幅な変更が必要となるからだ。Intel社の講演を聞いたあるトランジスタ技術者は、「FinFETの導入によって予想されるコストの増分に比べると、性能面でのメリットはさほど大きくないと感じた」と話す。台湾TSMC(Taiwan Semiconductor Manufacturing Co., Ltd.)をはじめとするSiファウンドリー各社は、2014年前後に量産を始める16~14nm世代でFinFETを導入する計画だが、汎用性の高いSoC技術となり得るかどうかは未知数だ。

立体トランジスタを使わないSoCの微細化に道

 こうした背景から、今回のIEDMでIntel社の発表以上に話題を集めたのが、伊仏合弁STMicroelectronics(ST)社が28nm世代での完全空乏型SOI(fully depleted silicon on insulator:FDSOI)トランジスタ技術の量産化を宣言したことだった。その適用先の第1弾は、ST社の子会社であるスイスST-Ericsson社のモバイル端末向けSoC「Novathor」の次期プラットフォームだ。

タイトル
図3●バルクCMOSトランジスタ(上)とFDSOIトランジスタ(下)
タイトル
図4●バルクCMOSトランジスタに比べて高い性能を実証

 FDSOIトランジスタは、ボディ(チャネル)部とSi基板を薄い酸化膜(buried oxide:BOX)で隔て、ボディ部を数nm厚にまで薄くすることで、チャネルを完全空乏化させる技術である(図3)。チャネルを立体化して空乏化させるFinFETと同様に、ゲート長が短くなるにつれてリーク電流が増える現象(短チャネル効果)を抑える強力な手段になる。従来、沖電気工業(同社の半導体部門は現ラピスセミコンダクタ)が比較的緩い設計ルールの低電力版LSIにFDSOIトランジスタを導入した事例はあったが、最先端LSIへの適用に成功したのはST社が初めてだ。

 FDSOIトランジスタの最大のメリットは、現行のバルクCMOS技術と同じ平面トランジスタ構造を維持できることにある。FinFETと比べると、「製造工程数が少なくプロセス・コストを大幅に下げられる上に、バルクCMOSトランジスタ向けの設計技術をそのまま活用できる」(ST社 Executive Vice-President, Design Enablement & ServicesのPhilippe Magarshack氏)。FDSOIトランジスタの製造コストは、バルクSi基板に比べて高価なSOI基板が必要になることを考慮しても、バルクCMOSトランジスタと同程度で済むとST社は説明する。SOI基板のサプライヤはフランスSoitec社のほか、複数存在するとしている。

 性能面でのメリットも大きい(図4)。FDSOIトランジスタはゲート電極側だけでなく、薄いBOX層を介して基板側からバイアス電圧を動的に加えられるため、しきい値電圧の制御性を高めやすい。電源電圧が低く、しきい値電圧のばらつきが大きな問題となりやすいモバイル端末用SoCではこの特徴が大いに生きる。基板バイアスによって、リーク電流を増やさずにトランジスタのしきい値電圧を下げ、動作速度を高めることも可能だ。

おすすめ