• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > IEDM 2010

半導体デバイス技術関連で最大規模の国際会議「2010 IEEE International Electron Devices Meeting(IEDM 2010)」が米国サンフランシスコで2010年12月6日に開幕。

「グラフェンFETは論理LSIにも使える」,IBMなどがオン/オフ比の向上手法を提案

 インドIndian Institute of Scienceと米IBM Corp.は,2層グラフェン(bilayer graphene)をチャネルに用いたFET(2層グラフェンFET)のオン/オフ比を高める手法を開発した(講演番号32.4)。従来提…(記事を読む12/13 12:33

パナソニックとIMEC,遺伝子情報検査チップ向けに,微小ポンプとDNAフィルタを共同開発

パナソニックとベルギーIMECは,両機関が共同で開発を進めているSNP(single nucleotide polymorphism)検査チップの中間成果について,「IEDM 2010」で発表した。SNP検査チップは,数μℓ(マイクロリッ…(記事を読む12/12 02:41

Hynixが3次元NANDフラッシュ・メモリ技術を発表,浮遊ゲート型セルを採用

 韓国Hynix Semiconductor Inc.は,メモリ・セルを3次元に多段積層するNANDフラッシュ・メモリ(3次元NAND)に向けたセル技術「Dual Control-Gate with Surrounding Floating-Gate…(記事を読む12/09 17:45

メタル・ソース・ドレインを備えるIII-V族チャネルFETを自己整合プロセスで,東大などが実現

 東京大学 大学院 工学系研究科 電気系工学専攻 教授の高木信一氏らのグループは,産業技術総合研究所,住友化学と共同で,III-V族化合物半導体をチャネルに用いたMOSFETに,自己整合プロセスによってメタル・ソース・ドレインを形成する手法を開…(記事を読む12/09 17:39

TSVがCMOS回路に与える影響,STなどが65nm世代のウエハーで解析

 フランスCEA-LETI,同Universite de Savoie,伊仏STMicroelectronics社は共同で,65nm世代のCMOS回路を形成したSiウエハーにTSV(Si貫通ビア)を作り込んだ場合に,TSVがCMOS回路の特性に与える…(記事を読む12/09 17:05

富士通研,熱電変換と太陽電池を一体化した発電素子を有機材料で開発

 富士通研究所は,光エネルギーと熱(温度差)エネルギーのどちらかを選んで電力に変換できる発電素子を有機材料で開発した。(記事を読む12/09 12:08

IBM,セル面積最小の高性能DRAM混載技術を開発,32nm世代のHKMG SOI技術で実現

米IBM Corp.は,メモリ・セル面積が0.039μm2と業界最小の高性能DRAM混載技術を開発した(講演番号27.5)。(記事を読む12/09 11:44

ルネサスが28nm以降のSoC生産委託で一手,キャパシタを配線層に埋め込むDRAM混載技術を開発

 ルネサス エレクトロニクスは,ファウンドリー企業に生産委託する28nm世代以降のSoCに向けたDRAM混載技術を開発した(講演番号33.3)。従来はトランジスタ層と配線層の間に設けていたキャパシタを配線層に埋め込むことにより,ファウンドリーが論理L…(記事を読む12/09 09:43

【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓