• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスIEDM 2012 > 【IEDM】STがFDSOIの基板バイアスの効用を実証、CPUコアの消費電力を30%低減

IEDM 2012

【IEDM】STがFDSOIの基板バイアスの効用を実証、CPUコアの消費電力を30%低減

  • 大下 淳一=日経エレクトロニクス
  • 2012/12/11 16:16
  • 1/1ページ
 伊仏合弁STMicroelectronics(ST)社は、完全空乏型SOI(FDSOI)トランジスタをリング発振回路やCPUコアに適用した場合に、基板側からのボディ・バイアスによって消費電力を大幅に低減できることを実証した(論文番号3.2)。リング発振回路では、ボディ・バイアスを加えない場合に比べて、動作速度を維持したまま動作時電力を最大90%低減できた。CPUコアでは、消費電力を30%低減できることをシミュレーションで示した。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓