前回の本コラムで、筆者は「日系企業はすり合わせにこだわる傾向が強い」と述べた。問題解決の手法として安易な手段を選ばず、さまざまな状況を想定しながら最善策を探すことで、高品質を保証し、日本ブランドを確立してきた。この傾向が半導体業界においても十分に見られたという意味では、多くの方々にもご賛同頂けると思う。

　「すり合わせにこだわる」ことは、日系企業の強みであり、魅力でもある。しかし、これを顧客に付加価値として認めてもらえなければ、収益には結び付かない。日系半導体メーカーの多くは「収益に結び付かないすり合わせ」をやり過ぎた結果、今日のような状況に追い込まれたという見方ができる。

　今回は、半導体メーカー各社の「すり合わせ」度合いを比較しながら、日系半導体メーカーの現状とあるべき姿について、持論を展開したい。

すり合わせか、組み合わせか

　ここでは、東京大学ものづくり経営研究センターが提唱するアーキテクチャ理論を活用させて頂く。アーキテクチャ理論では、社内向け作業と社外向け作業のそれぞれについて、すり合わせ（インテグラル）型と組み合わせ（モジュラー）型の区分を設定する。自社の製品や技術に手間ひまを掛けるか、顧客対応に手間ひまを掛けるか、という違いである。

　ここから筆者独自の手法として、各社の決算情報から研究開発費（R&D）と販売管理費（SG&A）に着目して、同理論に定量的な分析を付け加えてみる。自社の製品や技術に手間ひまを掛ける企業は、研究開発費の負担が大きくなる。そのため、売り上げに対して研究開発費が大きければインテグラル型、小さければモジュラー型に分類できる。一方、顧客対応に手間ひまを掛ける企業は、販売管理費の負担が大きくなる。そのため、売り上げに対して販売管理費が大きければインテグラル型、小さければモジュラー型に分類できる。半導体にもさまざまな製品や事業の区分があるが、同理論上では筆者は表1のように分類してみた。

表1●半導体の製品/事業の性質に基づく区分（出所：東京大学ものづくり経営研究センターの資料を基にIHS Technologyが作成）
[画像のクリックで拡大表示]

　FPGAやASICなどの製品群は、一般に先端プロセスやIPが必要で、かつ顧客別に技術サポートが要求される。ASSPも先端プロセスやIPが必要とされるが、あくまでも汎用品なので、ASICほどの顧客サポート負担は掛からない。マイコンやアナログは、先端プロセスが要求されることは少ないが、顧客別のサポート負担は比較的大きいと思われる。メモリーやファウンドリーは、先端プロセスが要求される製品および事業だが、事業規模を競う必要があるので、売り上げに対する研究開発比率は相対的に小さくなる。このような区分を念頭に置きながら、半導体メーカー各社の決算データを分析し、相対分布をグラフにすると図1のようになる。

図1●半導体メーカーのマッピング。縦軸は売り上げに対する研究開発費の比率。半導体メーカーの平均値15％を境目に、象限を区分した。横軸は売り上げに対する販売管理費の比率。半導体メーカーの平均値12％を境目に、象限を区分した。（出所：IHS Technology）
[画像のクリックで拡大表示]

左上の象限は粗利50％以上が必要

　まず左上は、FPGAやASIC事業を営む企業が位置すべき象限であり、米Altera社、米Xilinx社の2社が含まれることに違和感はない。しかし、アナログやASSPを得意とする伊仏ST Microelectronics（ST）社にふさしい象限とはいいがたい。この象限はR&DもSG&Aも大きいので、粗利が50％以上ないと営業利益が出ない危険性がある。Altera社とXilinx社は60％以上の粗利があるので問題ないが、ST社の粗利は20％未満なので営業赤字に陥ってしまうのだ。

　ルネサス エレクトロニクスもこの象限に位置しているが、同社の粗利は30％強なので、この象限では営業利益が出ない。経営資源をマイコンに集中させるのであれば、研究開発負担をもっと下げ、左下の象限に位置すべきなのだ。研究開発費を削らないのであれば、粗利を50％以上に引き上げるための製品戦略がぜひとも必要だろう。

　筆者はASICもこの象限に位置する製品事業だと述べたが、昨今のASICで50％以上の粗利を確保できる商談は残念ながら非常に少ないだろう。特に日系では「稼働率維持のために赤字覚悟でASICを受注する」といったケースもあるので、ファブレスASICという事業形態が見直されつつあるようだ。