• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス清水洋治の半導体産業俯瞰 > 第15回●“ハイブリッド・チップ”始まる

清水洋治の半導体産業俯瞰

第15回●“ハイブリッド・チップ”始まる

  • 2013/11/18 06:00
  • 1/2ページ

 2012年から2013年にかけて各社から登場している新チップの特徴として、異なるCPUコアを搭載した“ハイブリッド・チップ”が挙げられます。

 従来はシングルコアであったチップがデュアルコア、クアッドコア、やがてはオクタ(8)コアとなって話題になっています。特にスマートフォンの世界では連載の第13回で扱ったように、オクタコア製品や64ビット製品が先端チップとして登場しています。ほぼ倍々のCPU搭載数となっていますから、16nmや14nmのプロセス世代では16コア、32コアのCPUを搭載した製品も誕生するかもしれません。

 一方で微細化技術がこれだけ一般化すると、チップに搭載できるIPコアも爆発的に増えてきます。CPUだけで1チップだった時代は遠い過去のものとなり、より多くの機能、より多くのメモリなどを1チップ化していく流れは一向に止まりそうもありません。チップ・サイズを極限まで小さくすることは、半導体産業を衰弱させることになるからです。

 図1にチップが単純にプロセス進化のたびに半分の面積になっていくことの概念を示します。半導体の物理的な面積がゼロになることは未来永劫あり得ません。しかし同じ機能のまま、プロセス進化のたびに回路面積が半分になっていったとしたら、チップの面積は明らかに「ゼロ」に向かってしまいます。

図1●プロセス進化とチップ面積の関係
[画像のクリックで拡大表示]

 チップ面積が半分になって、出荷個数が一定ならば、半導体を製造する設備も規模を縮小していかざるを得ないことになってしまいます。2013年の大型製品は連載の第13回で報告したように、前年のチップに比べて、ほぼ軒並みチップ面積が増えています。筆者はこれが正しい半導体産業の在り方だと認識しています。チップ面積を小さくせず、ほぼ同等の出荷数を維持する限りはウエハー枚数の削減にはならないからです。

 しかし単純に機能はそのままでチップ面積だけを半分のサイズにしていたら、ウエハー枚数は半減し、産業自体も半分の規模になってしまう(実際にはそのようなことは起こりませんが)。チップ面積を維持していくためには是が非でもチップに新しい機能を追加せねばならない、半導体産業にはそのような宿命が備わっています。

 わずか数年で半導体プロセスは65nm世代→45nm世代→28nm世代と劇的な進化を遂げました。この進化は同一機能であれば「半分の面積」を実現できるものでした。事実、若干の誤差はあるものの、おおよそチップ面積は半分にできています。すなわち65nm世代で1の面積だったものは28nm世代では0.25の面積となっています。65nm世代と同じ数量のチップをそのまま28nm世代に置き換えただけならば、単純計算になりますがウエハー枚数は1/4に激減してしまうのです。

 半導体メーカーとしては、極度にチップ面積を小さくしてしまうことは規模の縮小に直結してしまう可能性があるというジレンマを持っています。メモリやFPGA、メニーコアのビジネスでは「同じ回路」を繰り返せば繰り返すほど価値が高まっています。こうした繰り返しのネタを持っている会社ではプロセスの進化・微細化はすぐに「価値向上」を果たすことができるので、面積ひいては価格を維持し易いという構造を持っています。

 現在、スマートフォンやタブレットの市場で起こっていることは、明らかな機能の向上であり、ユーザーの満足度を高めるものであることは間違いありません。しかし半導体メーカーからすれば、既存チップだけしか存在しなければ、最終製品の価格下落に連動して、チップの単価を下げざるを得ない負の循環だけが続くことになってしまいます。そのために毎年新しい機能を取り込んだチップを作り続け、新製品の価格に合わせたチップを供給し続けることで、過去の製品の価格下落を補っていく。つまり新製品を投入し続けることで「相対的価値」を一定(またはそれ以上)に保つ必要があるというわけなのです。たくさんのCPUコアを搭載すること、シングルコアからデュアル、クアッド、オクタと進化していくことは、別の側面から見れば半導体メーカーの宿命そのものに他ならないのです。

 チップ面積を維持するために、ヘテロジニアス(異種)CPUのチップを作るという手段も出始めています。ヘテロジニアスを広義では「異なる機能を1チップ化すること」という人もいますが、CPUとGPU、DSPなどを1チップ化することは従来からのSoCでは一般的なことでした。ヘテロジニアスの本来の意味に立ち返れば、異なるCPUコアを1チップ、または1パッケージ化することにあると筆者は捉えています。その点では非常に優れたヘテロジニアス・チップは既に存在しています。

 例えば、米Texas Instruments(TI)社の「OMAP4」。アプリケーション・プロセサ用の「Cortex-A9」コアとリアルタイム・コントローラ用の「Cortex-M3」コアを搭載しているので、異なる用途(機能)を実現するCPUコアの混載という点ではヘテロジニアス・チップの一つになります。

 またルネサス エレクトロニクスの「R-car」では「Cortex-A」シリーズと自社オリジナルのCPUコア「SH4」が混載されています。異なるCPUコアの1チップ化という点、ヘテロジニアスの実現という点では、突出した仕様といえるものになっています。

 図2にOMAP4、R-carのブロック図を掲載します。ともに高度なプロセサ処理とリアルタイム処理の両面を1チップでこなす“ハイブリッド・チップ”です。

図2●異なるCPUコアを搭載する代表的な2製品のブロック図
[画像のクリックで拡大表示]

【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓