半導体製造 プロセス技術や工場の動向を知るための
 

どっちの道も楽じゃない

大下 淳一=日経BP半導体リサーチ
2013/08/02 05:00
印刷用ページ

 ここ1~2年ほどピタリと止まっていた半導体メモリ・メーカーの設備投資が、モバイル機器向けなどの需要拡大を見込んで回復傾向にあります。それを象徴するのが東芝の動きです。NANDフラッシュ・メモリ(以下、NAND)の主力製造拠点である四日市工場に新しいクリーン・ルームを建設すると7月初旬に発表しました(関連記事1)。これにより、NANDの「次世代プロセス品や3次元構造品の生産スペースを確保する」(東芝)としています。

 需要拡大というチャンスを目の前にしながらも、NANDメーカー各社は今、難しい選択を迫られています。その選択とは「どのタイミングで微細化に見切りをつけ、3次元NANDへと舵を切るか」です。3次元NANDは、従来のような加工寸法の縮小(微細化)ではなく、メモリ・セルを多段積層するという方法でビット・コストを低減する技術。東芝の発表文にある「3次元構造品」がこれに当たります。

 NANDの微細化は現在、1Xnm世代まで進んでいます。東芝が19nm世代品を量産中、米Micron Technology社は2013年7月中旬に16nm世代品のサンプル出荷を始めました(関連記事2)。しかし、微細化の限界は着実に迫っています。日経BP社が2013年2月に開催したセミナー「世界半導体サミット@東京 2013」では、NANDの微細化限界について、東芝 取締役 代表執行役副社長(講演当時)の齋藤昇三氏とMicron社CEOのMark Durcan氏が口をそろえて、「15nm世代あたりまではいけそうだが、12nm世代の実現は難しいかもしれない」との見方を示しました。これらの発言に幾分かの“駆け引き”が含まれているとしても、10nm世代よりも前にNANDの微細化限界が待ち構えていることはほぼ確実です。

 こうした状況から、いよいよ3次元NANDが出番を迎えようとしています。2013年下期中に大手NANDメーカーが3次元NANDのサンプル出荷を始める見通しで、SSD(solid state drive)などへの適用を検討しているもようです。大手製造装置メーカーの米Applied Materials社は最近の記者会見で、NANDの3次元化によって「これまで(微細化の要である)リソグラフィに流れていた設備投資が(Applied Materials社の事業領域である)成膜やエッチングに回るようになる」(日本法人社長の渡辺徹氏)との見通しを語り、NANDの一大技術転換への期待を示しました(関連記事3)。

 とはいえ、3次元NANDの量産化への道も決して容易ではないようです。最大のハードルは「2次元NANDの微細化が予想以上に長く続いていること」に他なりません。微細化が進み、ビット・コストが下がれば下がるほど、2次元NANDを代替しようとする3次元NANDが実現すべきビット・コストのハードルは上がります。3次元NANDでは、リソグラフィ・コストこそ2次元NANDに比べて下がる見通しですが、その分のコストはまさに「成膜やエッチングに回る」わけです。3次元NANDにおいてビット・コストを下げるには、メモリ・セルの積層数を増やしてビット密度を高めなくてはなりませんが、積層数が増える分だけ成膜やエッチングのコストは増加してしまうという理屈です。

 3次元NANDのサンプル出荷は当初、2012年内に始まるとされていましたが、1年ほど遅れる見通しとなりました。そしてその間に2次元NANDの微細化が進んだことで、3次元NANDへの技術要求はさらに高まっています。3次元NANDの第1世代品のメモリ・セルの積層数は24段程度とみられていましたが、ここにきて、32段以上を念頭に入れなければならなくなっているようです。

 こうして第1世代品の積層数が増えてしまうと、当然ながら第2世代品以降の技術ハードルも高まります。現状では100段を超えるような積層数の実現は見えていないようですから、下手をすると、せっかく3次元NANDを量産化できても、第3世代品当たりで再び技術限界を迎えてしまう…といった事態になりかねないわけです。

 こうした技術的な難しさに加えて、メーカー間の駆け引きという要素も介在します。3次元NANDでは、製造ラインの装置構成が2次元NANDとは幾分か変わるとされており、量産に向けては比較的大きな設備投資が必要になるとみられます。そのため、どのタイミングで3次元NAND向けの大型投資を行うかが重要な決断となるわけです。

 もし他社に先駆けて3次元NANDへとアクセルを踏めば、3次元NANDの採用では先行できるかもしれませんが、3次元NANDが2次元NANDを一挙に置き換えていくという保証はどこにもありません。他のベンダーが追従してこなければ、複数社購買を重視する機器メーカーは3次元NANDを敬遠するかもしれない。3次元NANDに賭けることで、“一人負け”してしまう恐れがあるわけです。一方、2次元NANDの微細化を深追いしすぎれば、3次元NANDの量産で他社に圧倒的な差を付けられてしまう懸念があります。

 2次元に踏みとどまるのも、3次元へのシフトを決断するのも、どちらも楽な道ではない、ということが言えそうです。Micron社は16nm世代品のサンプル出荷を発表し、微細化に対するアグレッシブな姿勢を示しました。この発表には、他社を牽制する意味合いも多分に含まれているでしょう。先手を打たれた他社は、果たしてどのような一手を打つのか。今後の動向に注目したいと思います。

 日経BP半導体リサーチ(SCR)では、NANDを中心とする半導体ストレージ技術に関する書籍『半導体ストレージ 2014』を7月31日に発刊しました。3次元NAND技術の動向など、“半導体ストレージの現在と未来”が分かる内容となっておりますので、ぜひご一読くださいますと幸いです。また、8月27日(火)には同書籍の発刊記念セミナーを開催します。東芝のNANDフラッシュ・メモリ事業の立役者の一人である竹内健氏(中央大学教授)にご登壇いただきますので、ぜひ足をお運び頂けましたら幸いです。

 宣伝ばかりで申し訳ありませんが、もう一つだけ。SCRは9月11日(水)に『半導体メジャーが語る、モバイル&クラウド時代の技術戦略』と題するセミナーを開催します。このセミナーでは、米Intel社や台湾TSMCなどの講演に加え、韓国SK Hynix社の有留誠一氏に3次元NAND技術についてご講演いただきます。有留氏も、東芝のNANDフラッシュ・メモリ事業の立役者のお一人です。同セミナーにもぜひご注目ください。

<技術者塾>
電源制御と主回路の定式化手法(2日間)
~状態平均化法によるコンバータの伝達関数の導出と制御設計の基礎について事例を基にわかりやすく解説~



これまでの電源設計の教科書にはない新しい見地から基礎理論および実践例について解説するとともに、「系の安定度」の問題点と解決手法についても解説します。今年3月に発刊した「スイッチング電源制御設計の基礎」(日経BP社刊)をベースに最新の内容を解説いたします。詳細はこちら

【日時】:2015年9月28~29日 10:00~17:00 (開場9:30)予定
【会場】:化学会館(東京・御茶ノ水)
【主催】:日経エレクトロニクス

コメントする
コメントに関する諸注意(必ずお読みください)
※コメントの掲載は編集部がマニュアルで行っておりますので、即時には反映されません。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング