先日、半導体製造技術に関するフォーラム「SEMI Forum Japan(SFJ)2013」(2013年5月21~22日、グランキューブ大阪)を取材しました。TSV(Si貫通ビア)を用いた3次元実装技術に関するセッションでは“Wide I/O DRAMは死んだ”といった見方が紹介されるなど、TSV技術の量産適用の遅れを指摘する発表が目立ちました(関連記事)。

 2012年初頭にTSV技術について取材した際には、「Wide I/O DRAMがTSVを普及させる起爆剤になる」といった主張を多くの取材先で耳にしました。JEDECがTSVベースのWide I/O DRAMに関する規格「Wide I/O Single Data Rate(SDR)」を発表し、スマートフォンを中心に採用が広がるとの見方があったためです。

 当時からWide I/O DRAMはTSVの製造工程に起因してコストが高くなりやすいといわれていました。その一方で「スマホ向けに採用されれば、量産によるコスト低減効果が期待できる」との声も出ており、何よりもWide I/O DRAMの低消費電力性に期待が集まっていました。Wide I/O SDRはバス幅を512ビットと従来のLPDDR系DRAMの8~16倍に拡大することで、12.8Gバイト/秒ものデータ転送速度を200MHzという低い動作周波数で実現でき、大幅な低消費電力化が可能とされていたのです。

 しかし、実際にはスマートフォン・メーカーやモバイルSoCメーカーはコストの高さゆえに、Wide I/O DRAMを採用しませんでした。少なくとも2013年は従来のPoP(package on package)技術で実装するLPDDR3 DRAMを採用する動きが主流となっています。期待されていた低電力性に関しても、「スマートフォンではディスプレイの低消費電力化など、他の技術によってWide I/O DRAM相当の節電に成功してしまった」(野村證券 エクイティ・リサーチ部 エレクトロニクス・チーム マネージング・ディレクターの和田木哲哉氏)との指摘があります。

 では、Wide I/O DRAMは本当に“死んで”しまったのでしょうか。SFJ 2013のTSVのセッションでは「Wide I/O DRAMは必ず必要になる」(ルネサス エレクトロニクス 第一事業本部 業務・事業革新推進室 担当部長の田中英樹氏)という主張も出ました。ここでいうWide I/O DRAMは、Wide I/O SDRの後継規格である「Wide I/O 2」を指しています。

 Wide I/O 2は25.6G~51.2Gバイト/秒のデータ転送速度を目指して仕様の策定が進んでおり、2014年前半に仕様が固まるといわれています。2014年後半にはワーキング・サンプルの出荷が見込まれており、2015年後半から2016年にかけてスマートフォンを中心に採用が進むと期待されています。そしてWide I/O 2では、バス幅が広いことによる低消費電力性に加え、DRAMの大容量化という観点でも重要になる可能性が高い。最近ではDRAMの微細化が技術的に困難になっており、これ以上の大容量化を実現するためにはチップを3次元的に積層せざるを得ないとの見方があるためです。

 ただし、Wide I/O 2の量産が順調に立ち上がるかどうかは現時点では不透明といわざるを得ません。低コストの対抗規格であるLPDDR4とぶつかるため、再びTSVのコストが壁となるでしょう。実は、Wide I/O DRAMはそれ自体のコストも高いといわれていますが、モバイルSoCと積層するためには、モバイルSoC側にもTSVを形成しなくてはならず、歩留まりに起因する損失コストが大きくなりやすいという問題があります。

 この問題を解決するために、Siインターポーザ上にモバイルSoCとWide I/O DRAMを並べて配置する2.5次元LSIが先に立ち上がるのかもしれません。ただし、2.5次元LSIはパッケージの実装面積が大きくなりやすく、用途が限られると考えられます。Wide I/O DRAMは限定された用途で使われるのか、それともスマートフォン向けに大量採用されて“生き返る”のか、今後の動向に注目したいと思います。