• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版
半導体製造 プロセス技術や工場の動向を知るための
 

Siインタポーザを採用する価値はあるか

Jean-Christophe Eloy=President & CEO, Yole Developpement社
2012/10/26 17:00
1/3ページ
[クリックすると拡大した画像が開きます]

 米Xilinx社によると、同社のFPGA「Virtex-72000」シリーズは、他社製品とは比較にならないほどの高い処理能力と低消費電力をもっているという。新技術「Stacked Silicon Interconnect Technology(SSIT)」を利用している。現在サンプル出荷中である。しかし、このSiインタポーザを使った初めての“2.5Dパッケージ”の実際のコストは、現在どの程度なのか。そして、それは今後5年間にどうなっていくのか。

4層で構成

 外部パッケージは45x45mm2の1200ボールBGA。65nmのCMOSプロセスによる3DのSiパッシブ・インタポーザは、BGA有機基板上にはんだリフローでフリップチップ実装されている。3Dインタポーザは平坦化した四つの金属層(三つのCuダマシン層と一つのAl層)を持ち、厚さは100μmである。直径10μ~12μmの貫通ビアは完全にCuで埋められていて、インタポーザの寸法は10cm2程度と思われる。インタポーザ上には28nmのCMOSプロセスによる200mm2ほどの「薄片」がいくつか存在し、その上にはDSPとメモリ、そしてプログラマブル・ロジック・アレーが搭載されている。SerDesインタフェースのブロックも存在している。チップはCu-Sn合金のマイクロバンプによってインタポーザにフリップチップ実装している。二つの連続したバンプの最小ピッチは45μmである。結合には高精度の熱圧着を用いた。図はモジュールの断面図と回路図を示している。

 パッケージの知られていない特性に関して、様々な仮説が立てられている。我々は、インタポーザの歩留まりを95%、その後の組み立て過程での歩留まりを99%とする仮定を採用した。組み立て工程の歩留まりは通常もっと高いが、高精度のフリップチップ接続の過程が五つもあるといった複雑性を考慮した。Siインタポーザを製造するのは、おそらく減価償却の済んだ65nmのCMOSプロセス設備を持つファウンドリで、台湾Taiwan Semiconductor Manufacturing社(TSMC)の第7工場の可能性がある。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

【技術者塾】(2/23開催)
シグナル/パワーインテグリティーとEMC

〜高周波・低電圧設計に向けたノイズの課題と対策〜


本講座では、設計事例を基に、ノイズ対策がなぜ必要なのかを分かりやすく解説します。その上で、シグナルインテグリティー(SI)、パワーインテグリティー(PI)、EMCの基礎知識ならびにそれらがノイズ課題の解決にどのように関係しているかを、これまでの知見や経験に基づいた具体例を踏まえつつ解説を行います。 詳細は、こちら
日程 : 2016年2月23日
会場 : 化学会館
主催 : 日経エレクトロニクス
印刷用ページ

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾
  • スポーツイノベイターズオンライン

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング