• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-選択式36

  • エッチ・ディー・ラボ
  • 2012/11/17 00:00
  • 1/1ページ


非同期クロック間で信号を受け渡しするために、以下に示すようなFIFOメモリを用いたインターフェース回路を考えた。このFIFOを含む回路について説明した文の空欄①、②、③、④に入る語句の組み合わせとして最も適切なものを選べ。

< 回路構成 >


< 上図の信号仕様 >
write・・・1の時、前段回路側のクロックでFIFOにデータを書き込む

read ・・・1の時、後段回路側のクロックでFIFOからデータを読み出す

full ・・・FIFOが満杯の時(これ以上書き込めない時)に1になる

empty・・・FIFOが空の時(これ以上読み出せない時)に1になる


< 説明文 >
< 選択肢 >
解答と解説はこちら



* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ