• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-選択式33

  • エッチ・ディー・ラボ
  • 2012/11/14 00:00
  • 1/1ページ


以下の回路における信号Aの値をシミュレーション時にファイルへ出力する。RTLおよびゲートレベルでのシミュレーションを考慮して、ファイル出力タイミングとして最適なものを選べ。

< 回路構成 >

< ファイル出力タイミング >
< 選択肢 >
1.①のタイミング(クロックの立ち上がり)

2.②のタイミング(クロックの立ち上がりの直後)

3.③のタイミング(クロックの立ち下がりの直前)

4.④のタイミング(クロックの立ち下がり)

5.⑤のタイミング(クロックの立ち下がりの直後)

解答と解説はこちら



* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

【技術者塾】(5/26開催)
シミュレーション要らずの熱設計・熱対策

~熱を電気回路に見立てて解析、演習で応用力アップ~


本講演を受講すると、シミュレーションに頼らない実践的な熱対策・熱設計ができるようになります。演習を通して実際に熱を解析し、熱設計への理解を深められます。現場で応用できる熱解析ツールを自分で作成できるようになります。 詳細は、こちら
日程 : 2016年5月26日
会場 : 化学会館 7F(東京・御茶ノ水)
主催 : 日経エレクトロニクス

おすすめ