• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式15

  • エッチ・ディー・ラボ
  • 2012/11/02 00:00
  • 1/1ページ


図のイネーブル付きFFのクロックラインについて消費電力を削減する回路を図示せよ。

< 回路図 >

< 解答欄 >
解答と解説はこちら



* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

おすすめ