• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-選択式28

  • エッチ・ディー・ラボ
  • 2012/10/25 00:00
  • 1/1ページ


次の非同期リセット付き回路記述をした時、論理合成ツールでエラーとなった。その理由として正しいものを選べ。

< 記述 >

< 選択肢 >
1.always文の代入がノンブロッキング代入になっているため

2.function文の代入がブロッキング代入になっているため

3.RST_Xの論理がセンシティビティリストとif文の条件式で一致しないため

4.非同期リセットの条件式にfunctionを使用しているため

5.非同期リセットの代入文でビット幅指定のない0を代入しているため

解答と解説はこちら



* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

おすすめ