• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-選択式23

  • エッチ・ディー・ラボ
  • 2012/10/04 00:00
  • 1/1ページ


次の記述は文法エラーが発生する。その原因として正しいものを選べ。

< 記述 >

< 選択肢 >
1.cntの信号がreg宣言されているため
2.always文のセンシティビティリストに問題があるため
3.always文内のif文にbegin~endの記述がないため
4.always文内で代入する定数値に基数が記述されていないため
5.waitの信号名に問題があるため

解答と解説はこちら



* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

おすすめ ↓スクロールすると、関連記事が読めます↓