• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式9

  • エッチ・ディー・ラボ
  • 2012/09/24 00:00
  • 1/5ページ


前問のFIFOを以下に示す検査仕様に従いシミュレーションを実行 するテストベンチ記述の空欄を埋めよ。

< 仕様 >

20個のデータを1クロックごとにFULLまで書き込み。
20個のデータを2クロックに1回、読み出し。

◆書き込み・読み出しは並列に動作します
◆書き込みはFULLを監視して0の時に書き込みを行なうよう制御します
◆読み出しはEMPTYを監視して0の時に読み出しを行なうよう制御します
◆読み出しデータは適切なタイミングでテストベンチ内の内部変数に
格納したデータと照合します
◆書き込みデータは$randomを使用して生成し、テストベンチ内の内部変数に格納します

【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ