• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式9

  • エッチ・ディー・ラボ
  • 2012/09/24 00:00
  • 1/5ページ


前問のFIFOを以下に示す検査仕様に従いシミュレーションを実行 するテストベンチ記述の空欄を埋めよ。

< 仕様 >

20個のデータを1クロックごとにFULLまで書き込み。
20個のデータを2クロックに1回、読み出し。

◆書き込み・読み出しは並列に動作します
◆書き込みはFULLを監視して0の時に書き込みを行なうよう制御します
◆読み出しはEMPTYを監視して0の時に読み出しを行なうよう制御します
◆読み出しデータは適切なタイミングでテストベンチ内の内部変数に
格納したデータと照合します
◆書き込みデータは$randomを使用して生成し、テストベンチ内の内部変数に格納します

【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓