• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式8

  • エッチ・ディー・ラボ
  • 2012/09/12 00:00
  • 1/5ページ



FIFOメモリの仕様を実現する回路記述の空欄を埋めよ。

< 仕様 >
クロック同期型FIFO 8ビット8ワード

< 入出力信号 >

◆書込み側
DIN	 8ビットデータ
WE	 1の時、DINをCLKの立ち上がりエッジで書き込み
FULL	 満杯となるときに1出力

◆読み出し側
DOUT	 8ビットデータ
RE	 1の時、DOUTにデータを出力
EMPTY	 空になるときに1を出力

◆共通
CLK	 クロック
RST_X	 0の時、内部のレジスタを0にする

◆内部
Ram	  8ビット×8ワードレジスタ
WritePointer 書き込み数カウンタ
ReadPointer  読み出し数カウンタ
Stock	  データ蓄積数

おすすめ ↓スクロールすると、関連記事が読めます↓