• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-選択式8

  • エッチ・ディー・ラボ
  • 2012/07/11 00:00
  • 1/1ページ

次の記述は論理合成でラッチが生成されるので、ラッチが生成されないように記述を変更したい。ラッチが生成されない記述はどれか。

< ラッチが生成される記述 >
always@( DIN )
casex( DIN )
2'b00 : YO = 1'b1;
2'b10 : YO = 1'b0; ZO = 1'b1;
2'bx1 : ZO = 1'b0;
endcase

< 選択肢 >

解答と解説はこちら

* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

おすすめ ↓スクロールすると、関連記事が読めます↓