• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式2

  • エッチ・ディー・ラボ
  • 2012/06/27 00:00
  • 1/1ページ

前問(Verilog-記述式1)の繰り返し演算する回路を以下に示す検査仕様に従いシミュレーションを実行するテストベンチ記述の空欄を埋めよ。

< 回路仕様 >
・Verilog-記述式1の回路仕様および回路記述を参照

< 検証仕様  >
・RST_X(非同期リセット信号)後のDOUT初期値は8’h00である。
・ LD信号‘H’の時、DINのデータをロードする。
・繰り返し演算する回路の動作確認。
・優先順位はRST_X、LD、演算処理となる。

< テストベンチ記述  >

解答と解説はこちら




* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ