• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式1

  • エッチ・ディー・ラボ
  • 2012/06/20 00:00
  • 1/1ページ

次に示す仕様を実現する回路について、(1)~(8)の空欄を埋め記述を完成させよ。ただし、回路記述は論理合成可能な記述とし、面積が最も小さくなるようRTL記述を工夫すること。(論理合成の結果、面積が大きくなってしまう記述は誤りとする)

< 回路仕様 > ・8ビットの任意の数値に対し、繰り返し演算する回路。演算内容は、「奇数 … -1」、「 偶数 … ÷2」 とする。


・演算結果に対し、上記の演算を繰り返し行う。扱う値は0~255までの正の整数値とする。したがって最終的に出力は、0になる。


・下図のように、入力を決める組み合わせ回路と、値を保持するFFから構成される。

・RST_Xはローアクティブの非同期リセット、LDはクロックに同期してDIN入力を取り込む制御信号。

・値を取り込んだ後、クロックを与え続ければ繰り返し演算を行う。

< 回路記述 >

解答と解説はこちら

* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

おすすめ