先週、ソフトウエア業界の巨人である米Microsoft社が一風変わったコンソーシアムに加入することが発表されました(Tech-On!関連記事1)。TSV(Si貫通ビア)を利用した3次元積層型の次世代DRAM「Hybrid Memory Cube」(以下、HMC)の普及を推進するHybrid Memory Cube Consortium(HMCC)に加わるとの発表です。

 HMCは3次元構造を採用し、ロジック・チップの上に複数個のDRAMチップを垂直方向に積み上げ、それらの配線をTSVで接続する技術です。HMCの最大の特徴は、既存のDRAMに比べて桁違いに性能を向上できる点です。その理由は二つあります。一つは、メイン・ボード上などで半導体パッケージを平置きする従来の手法では「cm」単位だったチップ間の配線距離を、数十μm~1mmへと大幅に短縮できることです。もう一つは、チップ当たり1000~数万個といった多数のTSVを形成してチップ間を多点接続できることにあります。

 Microsoft社がHMCCに加入した背景にあるのが、パソコンやコンピュータの性能向上を図る上で障害となりかねない「メモリ・ボトルネック」の問題です。メモリ・ボトルネックという言葉は、マルチコア化などによって性能が順調に向上しているマイクロプロセサに対して、現行のアーキテクチャのDRAMの性能が追随できていないという状況を指して使われます。この問題を解決しないと、コンピュータの新製品を購入しても、それほど実効性能が高まらないという状況が生まれてしまいます。これに対して、TSVベースのHMCをコンピュータの主記憶に利用すれば、データ転送速度を既存のDRAMの約15倍に高められるため、Microsoft社のみならず、マイクロプロセサ大手の米Intel社なども積極的にHMCの採用検討を進めています。

 実は、TSVの導入が計画されているのは、HMCのようなDRAMだけではありません。半導体メーカーの計画では、今後数年の間に、電子機器の入力機能を担うCMOSセンサに始まり、演算機能であるFPGAやマルチコア・プロセサ、そして、機器の記憶をつかさどるDRAMやNANDフラッシュ・メモリなどに続々とTSVが導入される方向です。計画通りに進めば、入力、演算、記憶という、電子機器の主要機能をTSVが担うことになります。

 こうした状況をとらえ、日経エレクトロニクスは6月1日にTSV関係のセミナーを開催します(関連URL)。今後急速に普及することが予想されるTSVベースLSIの開発で先行する半導体メーカーなどにご登壇いただき、製品化計画や普及に向けた課題、その解決策などを整理します。ご興味のある方、ご参加いただけますと幸いです。