• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスNMDレポート > 3次元化の激安技術,TSV加工を50米ドル/ウエーハで

NMDレポート

3次元化の激安技術,TSV加工を50米ドル/ウエーハで

  • 三宅 常之=日経マイクロデバイス
  • 2009/09/28 09:00
  • 1/1ページ
チップを3次元積層するための加工コストを劇的に低減する新技術が登場した。LSIなどのデバイスを複数チップ重ねて3次元化する際の加工コストを,現在の1ウエーハ当たり100数十米ドルから,業界目標の50米ドル以下/ウエーハへと大幅に削減できる可能性がある。3次元化の応用分野が,メモリーやLED,太陽電池など,コスト要求の厳しい用途にも拡大するキッカケとなりそうだ。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓