信念で事(こと)を始め、執念で事を成す。信念があるから執念が出る。精神論と思われるかも知れないが真実である。執念を持って粘りに粘って問題を解決できた例は少なくない。そんな例を一つ紹介する。

疲れてクリーン・ルームの床に寝転ぶ

 「もう探すところがないよ」。互いにそう思いながらクリーン・ルームの床に二人でゴロンと横になった。二人とも徹夜を重ね、朦朧(もうろう)となりながら、STC(stacked transistor capacitor)の不良原因を探していた。STCはDRAMセル技術の一種であり、日立製作所が4MビットDRAMのために新開発した切り札技術だった。

 当時DRAMは、ほぼ3年ごとにDRAMチップのビット容量を4倍、1ビットの情報を蓄積するDRAMセルの面積を半減させるのがトレンドになっていた(これを1世代と呼んでいた)。このトレンドに従って1ビット当たりのコストを半減させることが、DRAMの市場拡大や性能向上の原動力だった。しかし、セル面積をドンドン小さくいった結果、それまでのDRAMセルに使われていたトランジスタと蓄積容量(capacitance)を横に並べるプレーナ構造のままでは、4MビットDRAMのセル面積の中にトランジスタと蓄積容量を設けることは困難になっていた。

 これを克服して従来トレンドを維持するため、トランジスタの上に蓄積容量を配置するスタック構造(STC)を製品化中であった。このスタック構造を実現するためには製造技術上の問題を解決する必要があったが、その問題を解決できる製造方法を考案した。そして研究所の試作ラインでの実証も済み、本格的な量産ラインでの実証実験に漕ぎ着けた矢先だった。その頼みの新技術がトラブルに見舞われた。STCにリークが発生、いわゆる耐圧不良が起きたのである。

日立のDRAMの命運がかかった一大プロジェクト

 実は、この4MビットDRAMには日立のDRAMの命運がかかっていた。前世代の1MビットDRAMで、A社に遅れを取った。A社は64MビットDRAMで事業の存亡が危ぶまれるような危機に立たされた。これにより、256Kビットをほぼスキップする形で1MビットDRAMに全精力を傾け大成功を収めた。一方、日立は256KビットDRAMで先行してトップを取った経験、いわゆる成功体験が原因で、1MビットDRAMでは苦杯を舐めた。4MビットDRAMでは、今度は我々がチャレンジャーであった。

 4MビットDRAM開発に向けて「MHプロジェクト(メモリ必勝プロジェクトの略)」が立ち上がった。研究所、開発センター、事業部門合同のかつてなく大掛かりのプロジェクトである。そこで私は研究所側の代表を任されることになってしまった。1982年に主任設計者として256KビットDARMの開発を済ませた私は、こうした4倍4倍の集積度競争からは足を洗うべく、多値メモリの研究を提案して小グループを結成していた。

 それまでのメモリは、一つのメモリ・セルに0か1かの2値、つまり1ビットを記憶させていた。しかし、多値メモリでは4値で2ビット、8値で3ビット、16値で4ビットといった具合に一つのメモリ・セルに複数ビットを記憶させる。こうすることで、メモリ・セルの物理的な構造や製造技術を何も変えないまま,集積度を2、3、4倍にするアイデアである。この考え方を使ってDRAMセルに4ビットを記憶する技術を開発している最中に、この緊急プロジェクトを「是非やってくれ」と頼まれたのである。日立のDRAMの命運がかかっていると言われては、断るわけにはいかない。1984年の春、38歳になっていた私は急遽、古巣へ戻って4MビットDRAMの技術開発の陣頭指揮をとることになった。

“アンダーグラウンド”研究にチャンス到来

 しかし、私も何の準備もなくこのプロジェクトを引き受けた訳ではなかった。256KビットDRAMの開発を完了した後にその後をどうするかで散々悩んだ結果、それまでの仕事の継続ではなく新しい方向の模索と決め、その具体的なテーマとして多値メモリの研究を選んだことは既に述べたが、それ以前にアンダーグラウンドで進めていたいくつかの研究テーマはすぐには止めなかった。

 その一つに、多結晶シリコン(Si)上に高品質の極薄絶縁膜を形成する技術があった。材料研究部の研究員と協力して進めていたテーマであり、私はうまくいけばDRAMに応用できるのではないかと考えていた。私がどのような構造でどのような特性の膜で作って欲しいかという要求を伝え、彼が色々な方法で極薄絶縁膜を形成した。それを私が評価、すなわち電気特性を測定してDRAMに使えるレベルにあるか否かを判定、改善点を指摘する。このような研究を2年間以上も続け、実用化寸前まで漕ぎ着けていた。