去る2010年6月7日,電子機器設計者が直面する課題の解決策を探るシンポジウム「システム設計サミット2010」の講演で日本アルテラの神成明宏氏は,同社が2010年4月に発表した最先端28nmプロセスFPGA「Stratix V 」がシステム設計に与えるインパクトについて語った。いまだに130nm前後のプロセスが主流のASICに比べてFPGAは3世代以上もプロセス・ノードが先行している現状を挙げ,いよいよASICからFPGAへの「転換」が加速する可能性を示唆。そうなると,システムの主要部分を収容できるだけの能力を備えているFPGAの採用を,システム・アーキテクチャ設計の段階で検討することが,設計効率化のカギを握ることになると語った。同社では,こうした時代に備えて,システム設計段階から評価まで,あらゆる設計フェーズを支援するシステマティックな技術サポート体制を強化している。

日本アルテラ
応用技術部
シニア・マネージャ
神成明宏氏
日本アルテラ 応用技術部 シニア・マネージャの神成氏は,「アルテラの最先端 FPGAソリューション/設計者と設計・開発マネジメントの新パラダイム」と題して,同社が提供する最先端のFPGAとそのテクノロジを解説。さらに,それに応じて強化を図っている同社のサポート体制を紹介した。
はじめにFPGAを取り巻く現在の状況を説明した。この中で,製品サイクルの短期化を背景に,回路をプログラミングできるFPGAはきわめて重要なデバイスの一つになっていると述べた。そして,FPGAはASSPを超えるレベルにまで高性能化と高集積化が進んでおり,その潜在能力を引き出すにはFPGAデバイスの品種展開だけではなく,設計を支えるトータルなソリューションが不可欠だと語った。
28nm FPGAを含む製品ロードマップを披露
アルテラは,業界最先端の28nmプロセスをFPGAに採用することを2010年2月2日に発表。続く同年4月20日に,最初の製品としてハイエンドの「Stratix V ファミリ」を2011年第1四半期から順次市場に投入する計画を明らかにした。同時に同社のASIC製品「HardCopy ASIC」の28nm化も進める。ミッドレンジおよびローエンドの製品についても28nm化を図る予定だ(図1)。
Stratix V の概略仕様は次の通りである。最大論理規模は108万ロジック・エレメント(Eシリーズの5SEBA)。ASICゲート換算で1300万ゲートに相当する。最大3680個の18×18マルチプライヤ(DSP)を内蔵(GSシリーズの5SGSB7)。すべてが並列で動作したと仮定すると理論値として1840GMACS(Giga Multiply-Accumulate operations per Second)の性能を発揮する。また伝送速度12.5Gbpsのトランシーバを最大66チャネル(GXシリーズの5SGXB5と5SGXB6)と,同28.4Gbpsのトランシーバを最大4チャネル(GTシリーズの5SGTB5と5SGTB7)内蔵する。IEEE 802.3ba準拠の10Gbps帯プロトコル(伝送速度40Gbpsおよび100Gbps)のほか,PCIe Gen3などを含む3Gbpsから8Gbps帯のさまざまなプロトコルをサポート。一部はハードIPとしてプロトコル処理回路を提供する。
集積度だけではないイノベーションを追求
神成氏は,28nmプロセスFPGAの登場は,ASICからFPGAへの置き換えが本格的に始まる「転換点」となる可能性があると指摘した(図2)。現在のASICは,開発費(NREコスト)高騰がネックとなり,130nm前後の旧世代品が中心となっている。「現在はFPGAのプロセス・ノードがASICより3ノードほど先行しており,ASICでは難しいさまざまな性能や機能がFPGAで実現できるようになりました。いまやFPGAには最先端の半導体技術が凝縮されていると言っても過言ではありません」(神成氏)。同氏は,単なる高集積化だけではなく,「ムーアの法則を超えるイノベーション」こそがアルテラの強みであると強調した。
その具体例として,28Gbpsの高速トランシーバ,Embedded HardCopy Block,およびパーシャル・リコンフィギュレーションの3点を挙げた。
このうちEmbedded HardCopy Blockは,アルテラのIPまたは顧客が独自に設計したハードIPを組み込む機能だ。Stratix V でサポートされるPCIe Gen3プロトコルのハードIPは,この手法を使って実装されている。フルカスタム ASIC に近い設計手法で,ロジック・エレメントを消費することなく,最適なパフォーマンスを備えた回路を実装できることから,ASSPを検討している顧客の評価がとくに高いという。
パーシャル・リコンフィギュレーションは,ロジック・エレメント1個,あるいはソフトIPブロック全体といった単位で,回路情報を書き換えることができる機能である。Stratix V で正式にサポートされた。通信プロトコルに合わせてハードウエア・ブロックを書き換えるといった応用が考えられる。必要に応じて回路をロードすることで,消費電力を抑えるとともに,小回路規模の低コスト品種が使える。同社の開発ソフトウェア「Quartus II 」がサポートするインクリメンタル・コンパイル機能を使って実現する。
システマティックなサポートで顧客を支援
この後に神成氏は,デバイスを進化させただけでは,顧客のニーズに応えることはできないと指摘した。最先端のテクノロジを設計者が最適なタイミングで効率よく採用できるようにするには,FPGAベンダーによるシステマティックなサポートが欠かせないという。このため同社では,サポート体制の強化を図っている。
ベンダーによるサポートが必要な課題の一つが,消費電力の削減である(図3)。プロセスの微細化にともなうリーク電流の増加は,いわゆるスタティック電力の増加を招く。そこで同社は高誘電体ゲート絶縁膜およびメタルゲートの採用などによって,リーク電流の抑制を図るとともに,高速動作を必要としないトランジスタを自動的に低消費電力モードに切り替える独自技術「プログラマブル・パワー・テクノロジ」を導入した。「65nmプロセスを使ったStratix IIIから採用した技術ですが,同規模・同速度の回路で比べた場合に,1世代前のプロセスを使ったデバイスに比べて30%以上も消費電力を削減できます」(神成氏)。この機能はデフォルトで利用できる機能だが,システムに最適なデバイスを選択したうえで、設計目標性能に合わせてツールの設定を最適化すると,その利点を最大限に引き出すことができる。ここで,FPGAベンダーのサポートが威力を発揮する。
日本アルテラでは,高速信号のシグナル・インテグリティや組み込みシステムなど特定分野ごとにスペシャリストならびにバックエンド支援AE(アプリケーション・エンジニア)などのアプリケーション・エンジニア・スタッフを抱えており,開発フェーズごとに顧客をサポートする独自の体制を設けている。
アーキテクチャ設計フェーズでは,システム分割などの上位レベルから同社の経験豊かなシステムFAE(フィールド・アプリケーション・エンジニア)が顧客側のアーキテクトを支援(図4)。通信インフラ系のシステムならば,IEEEや3GPPなどの技術資料を熟知した専任の日本人スタッフが,概念レベルの設計段階からシステム設計をサポートする。この段階で最適なデバイスが決まれば,今度はテクノロジ・スペシャリストFAEが,詳細技術のインプリメンテーションをはじめ目標性能を実現するため様々なサポートを担当する。設計・シミュレーション・フェーズやデバッグ・フェーズでは,同社のバックエンド支援AEがサポートに当たる。
実は,開発フェーズごとに個別の専任スタッフを用意することで,複数の顧客のプロジェクトが同時に進行している場合でも,効率良くサポートを実行できるという利点があるという。
確実なデリバリを明言
神成氏は,最先端FPGAの開発状況についても言及した。発表した通りに製品を提供することはユーザーにとって重要だからだ。特に市場における競争が激化するとともに,確実なデリバリを求めるユーザーの声は一段と厳しくなっている。
同社では,予定どおりに28nmプロセスのデバイスを量産できるように,製造を委託している台湾TaiwanSemiconductor Manufacturing Co.,Ltd.(TSMC)と共同で,TEGチップによる製造確認の作業を進めている(図5)。2007年から開発に着手しており,本講演時点では5段階目のTEGにて12.5Gbpsトランシーバのバックプレーン間伝送を確認済みだ。2010年第3四半期には28Gbpsトランシーバのデモンストレーションが実施可能になるという。さらに同氏は,早いタイミングで顧客が設計に着手できるように,Quartus II 開発ソフトウェアやリファレンスデザインをデバイスの供給に先駆けて提供する考えも明らかにした。
最後に神成氏は,最近の高機能な製品を,FPGAを使わずに開発することは不可能になりつつあると述べ,試作用途が中心だったFPGAが,今では量産デバイスとしての地位を確保しているという認識を改めて強調した。アルテラは,新しいテクノロジを提供するだけでなく,技術サポートの強化も図ることで顧客の製品開発を支える考えだという。
お問い合わせ
![]() |
日本アルテラ株式会社 |





