 |
|||
  |
|||
       ＞提携サイト NIKKEI MICRODEVICES Silicon Online  |
|
  日本セロックシカとフォルテ，設計フローや 設計ツールの適用事例をそれぞれ紹介 日本セロックシカやフォルテ・デザイン・システムが，それぞれの設計環境や設計ツールの適用事例を，2006年９月15日（金）に海運ビル（東京・千代田区）で開催される「MeP World 2006 〜 FORUM & EXPO 〜」で紹介する。 まず日本セロックシカは，大日本印刷のデモンストレーション装置の開発に使われた設計環境について解説する。同デモンストレーション装置は，大日本印刷が開発したIP（intellectual property） と「MeP（Media embedded Processor）」を組み合わせ，画像処理補間演算（バイキュービック・スプライン補間演算）を実行する。開発には，日本セロックシカの高位設計検証環境「DK Design Suite」を含む「MeP デザイン・キット」が使われた。MeP デザイン・キットには，MePコアやDK Design Suite，FPGAを搭載した評価ボード「RC300」，MePのソフトウェア開発環境を生成する「GNUPro for MeP」，標準的なバスである「AHB」のコントローラなどが含まれる。講演では，こうしたツールを使ったMePの設計フローやDK Design Suiteの最新機能について詳細に解説する。 次にフォルテ・デザイン・システムは，動作合成ツール「Cynthesizer」のMePへの適用事例や最新機能を紹介する。Cynthesizerは，（１）SystemC言語の特長かつ優位性であるインタフェースのTLM（transaction level modeling）記述による高速シミュレーション，（２）アルゴリズムの動作記述から最適なVerilog RTLを自動的に合成するフロー，の二つを統合したソリューションを提供している。現在国内外の大手システム・メーカー，半導体メーカーに多数採用されている。MePでは，ユーザーが設計する機能拡張部の動作合成にCynthesizerを使う。ユーザーが設計したＣ言語ベースの動作モデル（機能拡張部）を，Cynthesizerによって論理合成可能なVerilog RTLに変換する。このほか，MePコアと機能拡張部のインタフェースを自動生成する「Interface Builder」を用意している。 （宮崎信行＝テクノアソシエーツ）
「MeP World 2006」 詳細および参加登録（無料）はこちら |
|
Copyright (c) 2004-2005 TechnoAssociates, Inc. All rights reserved.
|
|||