| 問 まずVDECについて教えて欲しい。 |
 |
答 |
VDECは1996年５月から東京大学に設置された。全国の国公私立大学と高専におけるVLSIの設計教育の高度化と充実を目指して最新の技術情報を全国に発信するとともに，各校における実践教育のためのチップ試作を支援することを目的としている。チップ試作は，これまで各種民間企業の協力を得て実施してきた。例えば，1996年は0.5μmのデジタルCMOSプロセスと1.2μmのアナログ・プロセスで試作できた。さらに，1999年には0.35μm，2001年には0.18μmのデジタルCMOSプロセスが利用できた。 |
|
| 問 ASPLAシャトル利用に関する現在の状況はどうか。 |
|
答 |
ASPLAが立ち上がった後，2003年後半からわれわれとの交渉が始まった。2003年末から2004年初にかけて１カ月に１回のペースでミーティングを持ち，基本契約や守秘義務，NDAなどの基本項目を詰めて行った。そして2004年5月に契約した。そのVDECのメンバーへ試作への参加を募り，６月に試作のための第１回ブリーフィング，９月に第２回ブリーフィングを実施し，現在は試作完了し，評価を進めているところである。 |
|
| 問 今回ASPLAシャトルを利用することになった理由は何か。 |
|
答 |
これまで0.5〜0.18μmプロセスを提供してもらった各企業にはとても感謝しているが，その一方でこれらのプロセスはいずれも最先端プロセスから１〜0.5世代遅れたプロセスである。このため，最先端プロセスを利用した設計が困難な状況があった。もちろん，設計するチップや開発した設計技術が最先端プロセスを必要としない場合もある。例えば，アナログ回路やイメージ・センサー，またデジタルでも非同期回路といった技術は90nmといった最先端プロセスは，必ずしも必要としてない。このような設計技術の検証やチップ試作では，これまでのプロセスで十分である。しかし，デジタル回路の多くやRF回路SoC向けのアナログ設計技術の進展には最先端プロセスを利用した設計が必要になる。 |
|
| 問 一部の技術者からは，最先端プロセスがなくても研究のしようはいくらでもあるとの指摘がある。 |
|
答 |
確かに設計してシミュレーション結果だけで検証する方法や，最先端プロセスを使わずに奇抜なアイディアで最先端プロセス並みの性能を出す研究などである。しかし，このような方法が日本のLSI産業の競争力強化に役立つのだろうか。シミュレーション結果だけでは，試作結果を持っている技術者と議論にならない場合が多い。また，最先端プロセスを使えば達成できる性能と分かっている場合，あえてそれを使わないアイディアは，アイディアそれ自身を思い付いたという功績は評価できるが，アイディアそのものが実用的とは言いにくい。実際に存在する最先端プロセスなら，それを使いこなす，もしくはそれをさらに高性能化する技術を生み出すのが本道だろう。 |
|
| 問 日本の大学のLSI設計者はそのような研究に取り組むためのインフラを与えられていなかった。 |
|
答 |
全く与えられていなかったと言うのは言いすぎだが，十分だったとは言えない。これは逆に言えば，大学の研究者に「できなくてもしょうがない」という言い訳の余地を与えていたとも言える。今後は，ASPLAシャトルの90nmプロセスを利用できるのだから，産業界や海外とも肩を並べた環境で研究できる。すなわち，大学の研究者も，これからは成果が出ないと言い訳が効かない状況と言える。大学の研究者にとって，これからが正念場と言える。 |
|
| 問 ASPLAへの要望はないか。 |
|
答 |
第１に，今回のスキームを長期間にわたって継続して欲しい。90nmの実力を本当に引き出す設計技術を確立するには，おそらく長い年月が必要だろう。このための試作の場として大学やベンチャ企業への門戸を開いたままにして欲しい。その上で，可能ならば，各種プロセス・バリエーションを増やして欲しい。 |
