＞提携サイト 　NIKKEI MICRODEVICES 　Silicon Online		ASPLAのシャトルで日本の大学が実力勝負へ 東京大学助教授，池田 誠氏インタビュー 　「先端SoC基盤技術開発（ASPLA）の90nmプロセスを使ったシャトルが利用できるようになり，ようやく日本の大学が実力で勝負できるようになった」。大規模集積システム設計教育研究センター（VLSI Design and Education Center：VDEC）におけるASPLA利用の枠組みを構築し，各大学からの設計データの取りまとめ調整などの実務を担当する東京大学助教授の池田 誠氏は，いよいよ始まったASPLAのシャトル・サービスを利用したVDECでのチップ試作を受けて，このように発言した。LSI設計分野では，これまで日本の大学は，海外に比べて遅れているとの指摘が多かった。これに対し，池田氏は「最先端プロセスを使ったチップを作れないため，遅れたプロセスを前提に奇抜なアイディアを盛り込んだチップの設計に挑まざるを得ないハンディキャップがあった」と指摘する。今回のASPLAシャトルの利用により，最先端プロセスを前提にした設計が可能になる。「ハンディキャップは埋まった。逆にいえば，日本の大学は言い訳できない状況になった」（池田氏）と気を引き締める。 and more... ASPLAのシャトルで日本の大学が実力勝負へ - 東京大学助教授，池田 誠氏インタビュー [2005/03/22] ASPLAスキームは開発段階から活用段階へ - 富士通，福田 猛氏インタビュー [2005/02/04] 「STARCとの共同開発は実ビジネスに直結」日本シノプシス代表取締役社長，藤井公雄氏インタビュー [2004/12/07] 「STARC設計メソドロジに協力することで顧客満足度を向上できる」日本ケイデンス・デザイン・システムズ社社長，川島良一氏インタビュー [2004/11/22] 「Ready to Design」，90nm試作準備が整う [2004/08/25] SoC技術プラットフォームへの期待を業界関係者が一斉に表明 [2004/06/29] 「SoC技術プラットフォームが完成」 [2004/06/28] STARCが90nm設計メソドロジの詳細を公表（下） [2004/06/25] STARCが90nm設計メソドロジの詳細を公表（中） [2004/06/22] STARCが90nm設計メソドロジの詳細を公表（上） [2004/06/17] STARCの90nmライブラリ，設計マニュアルがほぼ完成 [2004/06/10] 立ち上がってきたASPLAの試作サービス「歩留まりと性能は十分な水準」 [2004/06/01] 相乗りと買い切り，二つの試作サービス - AS☆PLAの90nm技術プラットフォーム（３） [2004/05/26] 標準版で500MHz，低電力版で待機時電流1/100のライブラリを開発 - AS☆PLAの90nm技術プラットフォーム（２） [2004/05/20] トランジスタは標準と低電力，９層Cu配線が可能 - AS☆PLAの90nm技術プラットフォーム（１） [2004/05/14] SoCの設計，試作，量産に関する一貫サービス提供に向け，90nmノードの技術プラットフォームの一般提供を開始 [2004/05/11] STARC開発のIP品質認証スコリング・ツール，96％が利用を希望 ― IPTCで開催された同ツールのセミナー・アンケートより [2004/05/07] EDAベンダーと協力しSTARCが，90nm世代の設計メソドロジを開発 ― STARC参加企業11社へ技術移転を開始 [2004/04/28] SoC産業とオープン・コラボレーションの必要性 [2004/04/28] 「日本はIDMが多すぎる」，経産省の福田氏が指摘 (2004/07/13） 東芝，オンチップ・バス標準化のOCP-IPに参画 （2004/03/02） 【ISSCC速報】「Itanium 2」向けオンチップL3キャッシュSRAM (2004/02/20） STARCの90nm設計メソドロジ，参加企業11社に技術移転 (2004/02/16） 東芝，米AtrentaのEDAに自社ルールを設定し，RTL検証 (2004/01/29） 「3次元RLCパラメータ抽出ツールが急速に売れ始めた。次は電源解析だ」，Sequence社が日本に照準 (2003/12/01） 日本の半導体業界が抱える七つの課題 (2003/07/30） 90nm対応のセル・ライブラリ，STARCが開発完了，ASPLAでの動作を保証 (2003/07/04）
Copyright (c) 2004 TechnoAssociates, Inc. All rights reserved.